전원망 (PDN) 분석 기술

 


High Speed Digital System의 동작 시, 전력소모가 큰 SoC의 특정 동작 모드에서 System이 불안정해지는 현상들이 증가하고 있습니다. 전원 노이즈는 System 안정성에 영향을 주는 가장 주요한 원인 중의 하나입니다. 최근의 SoC는 소비전류가 증가하고, 동작 전원이 낮아지면서 AC 전원 노이즈 마진이 점점부족해짐에도 불구하고 SoC 개발사들이 노이즈 설계/검증에 대처하지 못하면서 반복적으로 전원 노이즈 문제를 겪고 있습니다.

 

전원 문제로부터 System이 안정적으로 동작하려면 다음과 같은 과정이 필요합니다.

1) On-Chip의 전원 별 PDN Noise Margin을 알고 있어야 합니다.

2) On-Chip PDN Noise를 Modeling 가능해야 합니다.

3) On-Chip PDN Noise에 영향을 주는 설계 인자를 도출할 수 있어야 합니다.

4) 각 설계 인자를 Early Design Stage에서 관리해야 합니다.

 

위의 각 단계를 진행 하기 위해서는 다음과 같은 기술을 보유해야 합니다.

1) PDN Noise 측정 기술

2) PDN Impedance 측정 기술

3) 동작 시나리오가 반영된 Dynamic Current Profile Modeling 기술

4) Full PDN Impedance Modeling 기술

5) PDN Noise Correlation 기술

6) 설계 인자 분석 기술

7) 설계 인자 관리 기술

 

 전원 분석 기술은 이론에 근거하여 현 수준의 문제를 정확하게 정의할 수 있어야 하며 이를 분석하여 최적 솔루션을 도출하는 과정에서 Simulation, Measurement, Data Analysis 기술이 필요합니다. 펜타큐브㈜는 이 분야에서 Chip, Package, PCB Co-Verification 기술을 활용한 전원 설계 Guide 개발이 가능합니다.

 

Copyright [2017] by Pentacube